

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-94586

(43) 公開日 平成7年(1995)4月7日

(51) Int.Cl.⁴

識別記号

庁内整理番号

F I

技術表示箇所

H 0 1 L 21/82

8122-4M

H 0 1 L 21/ 82

B

審査請求 有 請求項の数 3 O L (全 7 頁)

(21) 出願番号 特願平5-239335

(22) 出願日 平成5年(1993)9月27日

(71) 出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72) 発明者 木村 晃子

東京都港区芝五丁目7番1号 日本電気株式会社社内


(74) 代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 最適スタンダードセル選択方法

(57) 【要約】

【目的】 自動配置配線後の配線遅延情報を用いた論理合成ツールによる遅延最適化において、レイアウト結果に対するセル位置及び配線への影響を最小限に抑えながらクリティカルパスの遅延制約を満足させる。

【構成】 駆動能力に応じて少なくとも1つ以上の型式に分類させた各種の論理セルを登録したスタンダードセルライブラリ8と、自動配置配線ツールから抽出した配線遅延情報6及びセル相対配置情報7とを使用することによって、回路のトポロジーを極力維持したままクリティカルパスの遅延最適化9を行う。



1

【特許請求の範囲】

【請求項1】 自動配置配線後の配線遅延情報を用いた論理合成ツールによる遅延最適化において、駆動能力に応じて複数の型式に分類させた論理セルを含む各種の論理セルを登録したスタンダードセルライブラリと、自動配置配線ツールから抽出した配線遅延情報及びセル相対配置情報とを使用することにより、遅延量が設計値を越えているパスにおけるセルを駆動能力がより大のセルに置き換える第1の置換と、前記第1の置換により置き換えられたセルの近傍に位置しかつ遅延量が設計値より小のパスにおけるセルを駆動能力がより小のセルに置き換える第2の置換とを行うことを特徴とする最適スタンダードセル選択方法。

【請求項2】 複数のセルに対してそれぞれ前記第2の置換を行い、これにより前記第1の置換で大きくなった面積を相殺することを特徴とする請求項1に記載の最適スタンダードセル選択方法。

【請求項3】 前記第2の置換を行う複数のセルは、前記第1の置換を行うセルに対して一方向に配置されていることを特徴とする請求項2に記載の最適スタンダードセル選択方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は最適スタンダードセル選択方法に係わり、特にスタンダードセルを使用した論理合成を行う分野に関する。

【0002】

【従来の技術】 従来のスタンダードセル最適ブロック選択方法は、図4の例に示すように駆動能力に応じて少なくとも1つ以上の型式に分類させた各種の論理セルを登録したスタンダードセルライブラリを使用し、図5に示すようにセルライブラリ作成26、ネットリスト作成27、自動配置配線28、配線負荷容量評価29、ネットリスト修正30から構成されている。本手法によれば、自動配置配線とセルライブラリから得られた配線負荷容量をもとに遅延時間を算出しながら、所望の遅延時間内に収まるよう最適な駆動能力を有するセルを手で選択しネットリスト修正してゆく（例えば、特開平1-173168号公報）。

【0003】 さらに近年では、図6に示すように上記ネットリスト作成31、配線負荷容量評価32及びネットリスト修正33の部分に論理合成ツール34を用い、自動配置配線からネットリスト修正までのフィードバックを短時間化している。この手法では、上記従来技術で用いた、駆動能力別セルを持つライブラリを論理合成ツール用として準備し、それと自動配置配線から得られた配線負荷容量をもとに、所望の遅延時間内に収まるように遅延最適化をしてゆく。図7にその場合の遅延最適化のフローを示す。ハードウェア記述言語35を入力として論理合成36を行い、得られたネットリスト37から自

2

動配置配線38にてレイアウト情報39を生成する。さらにレイアウト情報から配線遅延情報40を抽出し、駆動能力別セルが登録されたライブラリ41を用いて、論理合成37でクリティカルパスの遅延最適化42を行う。

【0004】

【発明が解決しようとする課題】 この従来の最適スタンダードセル選択方法では、ネットリスト修正のための情報は配線負荷容量評価から得られる遅延情報のみであるため、最適な駆動能力のセルを選択できても、レイアウト上ではセル置き換えによるセルの重複或いは隙間が生じ、自動配置配線のやり直しが必ず必要となる。従って、本手法によって自動配置配線→ネットリスト修正までの反復回数は改善しない。

【0005】 すなわちレイアウト上のセル配置及び配線経路を如何に変えずに遅延再最適化を行うかが、反復回数削減につながり重要であるが、従来技術ではこのような配慮はなされていない。

【0006】

【課題を解決するための手段】 本手法では、自動配置配線後の遅延情報のみならずセル相対配置情報を用いることで、レイアウト上のセル配置及び配線経路を極力変えずに遅延最適化を行うものである。

【0007】 したがって本発明の特徴は、自動配置配線後の配線遅延情報を用いた論理合成ツールによる遅延最適化において、駆動能力に応じて複数の型式に分類させた論理セルを含む各種のスタンダード（基本）論理セルを登録したスタンダードセルライブラリと、自動配置配線ツールから抽出した配線遅延情報及びセル相対配置情報を使用することにより、遅延量が設計値を越えているパス（以後、クリティカルパス、と称す）におけるセルを駆動能力がより大のセルに置き換える第1の置換と、前記第1の置換により置き換えられたセルの近傍に位置しかつ遅延量が設計値に対し余裕のあるパス（このように遅延量が設計値に対し余裕をもって小のパスもしくは設計値と同一値を含め単に越えていないパスを以後、ノンクリティカルパス、と称す）におけるセルを駆動能力がより小のセルに置き換える第2の置換とを行う最適スタンダードセル選択方法にある。

【0008】 すなわち本発明は、自動配置配線後の配線遅延情報を用いた論理合成ツールによる遅延最適化において、駆動能力に応じて少なくとも1つ以上の型式に分類させた各種の論理セルを登録したスタンダードセルライブラリと、自動配置配線ツールから抽出した配線遅延情報及びセル相対配置情報とを使用することによって、回路のトポロジーを極力維持したまま、つまり自動配置配線結果に対するセル位置及び配線への影響を最小限に抑えながらクリティカルパスの遅延最適化を行うことを特徴とする。

【0009】 例えばセルライブラリに、それぞれ異なる

る駆動能力を有する複数の型式のインバータセル、1つの型式のNORゲートセルおよび、1つの型式のANDゲートセルを基本論理セルとして登録しておく。最初に、ある駆動能力の型式のインバータセル、NORゲートセルおよび、ANDゲートセルをセルライブラリから抽出して自動配置配線を行う。そして、クリティカルパスにおけるインバータセルの型式を駆動能力がより大きいインバータセルに置き変える(第1の置換)。これにより占有面積が大となるからこれを相殺するために、ノンクリティカルパスにおけるインバータセルの型式を駆動能力がより小さいインバータセルに置き変える(第2の置換)。勿論この第2の置換を行うパスが、ノンクリティカルパスからクリティカルパスにならないことが条件となる。

【0010】

【実施例】次に本発明について図面を参照して説明する。図1は本発明の一実施例の処理フロー図である。ハードウェア記述言語1を入力とし論理合成2を行い、得られたネットリスト3から自動配置配線4にてレイアウト情報5を生成する。さらにレイアウト情報から配線遅延情報6とセル相対配置情報7を抽出し、駆動能力別セルが登録されたライブラリ8を用いて、論理合成2でクリティカルパスの遅延最適化9を行う。

【0011】図2は本発明のクリティカルパス再最適化のフロー図である。始めに、配線遅延情報10から得られたクリティカルパス情報をもとに、クリティカルパス上のセルを特定11し、駆動能力別セルライブラリ12から置き換えるべきセルを選択13する。次にセル相対配置情報14を用いて、置換されたセルの近傍セルを特定15し、配線遅延情報10を参照して駆動能力別セルライブラリ12から近傍セルの置換セル、つまり駆動能力小(面積小)のセルを特定16する。この時具体的には、論理合成の中で遅延解析17を行いながら選択する。次に、クリティカルパス上のセルを置換したことによる面積増分を、近傍セルの置換により相殺できたか判定18し、不可の場合、さらに面積縮小可能なセルを近傍領域で探索する操作を繰り返す。可の場合、クリティカルパスの遅延時間を再評価19し、遅延制約を満たしていない場合は、また別のクリティカルパス上置換対象セルを特定11し、本フローを繰り返す。

【0012】次にセルの置換方法について詳細を図3に示す。図3(A)はレイアウト上の模式図であり、セルA20はクリティカルパス21上のセルである。セルAについてスピードを上げるために同一機能で駆動能力大、つまり面積大のセルA'22で置き換えてその遅延量が設計値を満足するようにする。ここでセルA'の面積増によるセル間の重複を回避するため、最寄りのセルB23をセル相対配置情報から得、それがノンクリティカルパス24上のセルであることを配線遅延情報等から確認し置換可能であった場合、図3(B)に示すように

タイミング上許される範囲以内での同一機能を持つ面積小つまり駆動能力小のセルB'25で置き換える。

【0013】この操作を、セルA'の面積増分が相殺されるまで、セルA'の近傍について順次に繰り返してゆく。この時、近傍の選び方は、アルゴリズム上簡単となり処理スピードの点でのメリットを得るために、矢印50で示す一方向に限定するものとする。

【0014】

【発明の効果】以上説明したように本発明では、セル近傍以外の大部分の自動配置配線結果に影響を与えることなく、クリティカルパスの最適化ができる。また近傍領域においても、セルの置き換えによりピン位置がずれ、配線容量に誤差は出るものの若干で済む。すなわち、図3(A)のパス21、24の長さ、図3(B)のパス21'、24'の長さの差はそれぞれのセルの配線接続設計のピン位置の差分のみであるから、その容量誤差はわずかである。また、統一した方向50へずらすために、自動配置配線における配線重なりは生じにくい。

【0015】従って、遅延再最適化後の再自動配置配線において、前回のレイアウトのセル配置及び配線経路を維持できる可能性が高く、修正部のみを配置配線し直すインクリメンタル処理が成功しやすくなるというメリットがある。つまり、自動配置配線→ネットリスト修正までの反復回数を大幅に改善できる。

【0016】また、本発明はチャネル型のみならず、配置固定型の自動配置配線ツールにも適用でき、特に効果が大きい。

【図面の簡単な説明】

【図1】本発明の一実施例における処理フローを示す図である。

【図2】本発明の一実施例における遅延再最適化フローを示す図である。

【図3】本発明の一実施例におけるセルの置換方法を示す図である。

【図4】従来技術において例示する駆動能力が異なるセルを示す図である。

【図5】従来技術の処理フローを示す図である。

【図6】他の従来技術の処理フローを示す図である。


【図7】図6の従来技術の遅延最適化フローを示す図である。

【符号の説明】


- 1 ハードウェア記述言語
- 2 論理合成
- 3 ネットリスト
- 4 自動配置配線
- 5 レイアウト情報
- 6 配線遅延情報
- 7 セル相対配置情報
- 8 駆動能力別セルが登録されたライブラリ
- 9 クリティカルパス遅延再最適化

- | | | | |
|----|-------------------|----|--------------------|
| 10 | 配線遅延情報 | 27 | ネットリスト作成 |
| 11 | クリティカルパス上のセル特定 | 28 | 自動配置配線 |
| 12 | 駆動能力別セルライブラリ | 29 | 配線負荷容量評価 |
| 13 | 駆動能力大セルの選択 | 30 | ネットリスト修正 |
| 14 | セル相対配置情報 | 31 | ネットリスト作成 |
| 15 | 近傍セルの特定 | 32 | 配線負荷容量評価 |
| 16 | 駆動能力小セルを特定 | 33 | ネットリスト修正 |
| 17 | 遅延解析 | 34 | 論理合成ツール |
| 18 | 面積増分の相殺判定 | 35 | ハードウェア記述言語 |
| 19 | クリティカルパスの遅延時間を再評価 | 36 | 論理合成 |
| 20 | クリティカルパス上のセルA | 37 | ネットリスト |
| 21 | クリティカルパス | 38 | 自動配置配線 |
| 22 | 置換セルA' | 39 | レイアウト情報 |
| 23 | 近傍セルB | 40 | 配線遅延情報 |
| 24 | ノンクリティカルパス | 41 | 駆動能力別セルが登録されたライブラリ |
| 25 | 置換セルB' | 42 | クリティカルパス遅延再最適化 |
| 26 | セルライブラリ作成 | 50 | セルの選択方向 |


【図1】




【図 2】




【図 4】




【図 5】



【図3】



【図6】



【図7】

